🔧 芯片搭建 📝 Verilog 设计 数字电路实验室 Digital Circuit Lab
t=0
📈 波形视图 自动记录:CLK / 开关 / 探针 / 时序芯片输出(拖上方分隔条可调高度)